Anuncio
Anuncio
Anuncio
Anuncio
© SK hynix
Análisis |

SK Hynix desarrolla el primer chip DRAM de 6ª generación del mundo

El nuevo DRAM puede ayudar a los centros de datos a reducir los costos de electricidad en un 30% gracias a la innovación tecnológica en el diseño.

Esto ocurre en un momento donde el auge de la IA está aumentando el consumo de energía. El fabricante de chips surcoreano SK Hynix ha desarrollado el primer chip DDR5 de 16 gigabytes de la industria utilizando la tecnología de 10 nanómetros de sexta generación.

El nuevo DRAM ayudará a los centros de datos a reducir los costos de electricidad en un 30% gracias a la innovación tecnológica en el diseño en un momento en que el auge de la IA está aumentando el consumo de energía, según informaron los medios.

La velocidad de operación y la eficiencia energética del chip se han mejorado en un 11% y más del 9%, respectivamente, dijo la compañía.

"El grado de dificultad para avanzar en el proceso de reducción de la tecnología DRAM de 10 nm ha aumentado en las generaciones tecnológicas, pero nos hemos convertido en los primeros de la industria en superar las limitaciones tecnológicas, siguiendo nuestra tecnología líder en la industria 1b, o el nodo de 10 nm de quinta generación", dijo la compañía en un comunicado.

El chip estará listo para la producción en masa dentro del año y el envío de volumen comenzará el próximo año.

"Estamos comprometidos a proporcionar valores diferenciados a los clientes aplicando la tecnología 1c equipada con el mejor rendimiento y competitividad de costos a nuestros principales productos de próxima generación", dijo Kim Jong-hwan, jefe de desarrollo de DRAM de SK hynix.

SK Hynix, el segundo mayor fabricante de chips de memoria del mundo después de Samsung, se cree que está trabajando en el muy mejorado DRAM 3D, pero la nueva tecnología aún está a unos años de distancia. Hasta entonces, la compañía está mejorando su DDR5 DRAM de clase 10nm.


Anuncio
Anuncio
Cargar más noticias
© 2024 Evertiq AB December 19 2024 3:25 pm V23.4.1-2